在嵌入式系統中，低功耗設計是在產品規劃以及設計過程中必須要面對的問題。半導體芯片每18個月性能翻倍。但同時，電池的技術卻跟不上半導體的步伐，同體積的電池10年容量才能翻一倍。嵌入式系統對于使用時間以及待機時間的要求也越來越高，這就需要在設計產品的時候充分考慮到整個系統的低功耗設計。功耗控制是一個系統的工程，需要從低功耗的器件選型、硬件的低功耗設計與制造技術、軟件的低功耗優化等多個方面來統籌考慮。上海韋米總結從以上多個角度來闡述嵌入式系統中低功耗設計要點。
隨著半導體工藝的不斷發展，半導體的制造工藝也在不斷進步，選用先進工藝以及低功耗設計的元器件可以從源頭上降低整個系統的功耗。主控芯片的選型要充分考慮到系統的使用場景，對于那些運算任務比較多的應用場景下，可以選用能耗比高的芯片來設計，比如像ambiq的Apollo系列芯片，該芯片采用具有的SPOT技術，芯片在亞閾值穩定運行，可減少能源消耗近13倍，實現低功耗技術。
對于嵌入式系統，電源芯片對于低功耗設計是一個很重要的器件。電源芯片自身的功耗以及轉換效率在很大程度影響電池的使用時間。進行低功耗的穩壓電路設計，需采用低功耗的LDO或者DCDC芯片，如TI的TPS797系列，自身功耗僅1．2uA。
在滿足功能需求的情況下，盡量選用帶觸發輸出功能外部器件而非需要輪詢的外部器件，這樣可以減少MCU的運行時間，平時MCU可以一直處于睡眠狀態下，在滿足觸發條件時有外部器件通過中斷喚醒MCU工作。硬件設計對于嵌入式系統的功耗也有著至關重要的因素。
對外圍元器件的電源控制，采用帶關斷功能的器件，對于那些進入低功耗模式下不需要工作的外設，可以使用MOS管電路配合MCU控制對局部的電路進行電源管理。在該設備不需要工作時，盡量關斷該部分電源，以達到更低的功耗。
多級電壓設計，電壓和功耗有著密切的聯系。因此功耗的降低可以考慮對于不同的電路模塊，使用不同的電壓等級，可以采用DVFS動態電壓頻率技術，通過將不同電路模塊的工作電壓及工作頻率降低到恰好滿足系統低要求，來實時降低系統中不同電路模塊功耗的方法。硬件設計對于MCU的每個IO口都要避免IO口漏電流。當外設掉電時，IO口仍然會有潛在的電源輸出，所以IO口需要默認配置成低電平或者高電平狀態，避免漏電流。
軟件對功耗的優化涉及到多個層次和方面。適當的降低CPU的運行頻率，降低MCU的運行速度，可以有效的降低運行時需要消耗的電流，芯片的功耗和主頻是線性的關系，更高的時鐘頻率意味著更快的MCU運行速度，那么MCU內部CMOS電路就更快的開關頻率，導致更高的運行電流和待機電流。
合理的使用MCU的待機模式，在當前沒有任務需要處理時，將MCU進入到低功耗的睡眠模式。對于使用嵌入式操作系統的嵌入式產品，一般都是在idle空閑任務中進入睡眠模式，但是為了進一步降低功耗，實現低功耗設計，我們還不能直接把睡眠或者停機模式直接放在空閑任務就可以了，需要設計一種更先進的休眠機制，比如在freertos操作系統中使用tickless 低功耗機制，進入空閑任務后，首先要計算可以執行低功耗的大時間，也就是求出下一個要執行的高優先級任務還剩多少時間。然后就是把低功耗的喚醒時間設置為這個求出的時間，到時間后系統會從低功耗模式被喚醒，繼續執行多任務。
關注每一個GPIO口電平狀態，在進入睡眠之前配置所有的GPIO口到高電平或者低電平以降低漏電流。對于外掛的傳感器以及外圍設備，也需要在進入睡眠之前配置其功耗模式以降低消耗的電流。
合理關閉MCU內部模塊，對于在Deep Sleep模式下不需要工作的內部模塊都要關閉時鐘以及電源以節省功耗，同時要重點關注模擬IO口，模擬功能一般是耗電大戶，在AD／DA功能不使用的時候盡快關閉，減小使用模擬功能的時間。此外，芯片內部SRAM由于需要不停的刷新，在睡眠模式下也需要消耗一定的電流，可以配置部分SRAM在睡眠模式下保持刷新降低功耗。
對于包含有無線功能的芯片，配置合理的待機參數以降低功耗。如比對于BLE芯片CSR1010，在進行BLE的廣播模式下，60ms的廣播間隔的待機電流時394A，如果將廣播時間增大到1．28S，則待機電流降低到28A。對于wifi芯片，比如高通QCA4004芯片，在DTIM1情況下對應功耗是1．5mA，在DTIM10情況下則降低到334A。
嵌入式系統低功耗需要綜合考慮各種可能的因素、條件和狀態，需要對各種細節進行認真的斟酌和分析，需要對各種可能的方案和方法進行計算和分析，盡大的努力優化整個系統的功耗，達到節省電能的目的。
